omniture

新思科技提供業(yè)界首款Compute Express Link(CXL)IP核解決方案,在數(shù)據(jù)密集型芯片中實現(xiàn)突破性性能

Synopsys, Inc.
2019-09-18 08:00 13329

Designware CXL IP核為人工智能、內(nèi)存擴展和云計算應用提供低延遲和高帶寬

加州山景城2019年9月18日 /美通社/ --

重點:

  • 完整的Designware CXL IP核解決方案建立在新思科技硅驗證PCI Express 5.0 IP的基礎上,降低了設備和主機應用的集成風險
  • 512位CXL控制器支持高效x16鏈路,以獲得最大帶寬和極低延遲
  • 硅驗證的32 GT/s PHY允許在長距離應用中PVT變化范圍內(nèi)有超過36分貝的信道損耗
  • 符合CXL標準的VC驗證IP可驗證所有鏈路配置(最多16通道和32 GT/s數(shù)據(jù)速率)的I/O、內(nèi)存訪問和一致性協(xié)議功能
  • 新思科技CXL控制器、PHY和驗證IP解決方案符合CXL 1.1規(guī)范,支持所有必需的CXL協(xié)議和設備類型

新思科技(Synopsys, Inc.,納斯達克股票代碼:SNPS)近日宣布推出其用于人工智能、內(nèi)存擴展和高端云計算芯片的完整DesignWare® Compute Express Link (CXL) IP解決方案,其中包含控制器、PHY和驗證IP核。CXL協(xié)議支持芯片與通用加速器、內(nèi)存擴展器和智能I/O設備之間的低延遲數(shù)據(jù)通信,這些設備需要用于數(shù)據(jù)密集型工作負載的高性能異構(gòu)計算。新思科技Designware CXL IP核解決方案符合CXL 1.1規(guī)范,并支持所有三種CXL協(xié)議(cxl.io、cxl.cache、cxl.mem)和設備類型,滿足特定應用要求。CXL IP是核在新思科技用于PCI Express 5.0的DesignWare IP核基礎上構(gòu)建而成,已被所有關鍵市場細分領域的十幾家領先半導體公司所采用,并已證明與生態(tài)系統(tǒng)中的一系列產(chǎn)品具有良好的互操作性。

英特爾研究員、英特爾I/O技術(shù)與標準主管Debendra Das Sharma博士表示:“Compute Express Link是新一代異構(gòu)計算架構(gòu)的關鍵促成因素,在這些架構(gòu)中,CPU和加速器配合使用以提供最先進的解決方案。在新思科技等領先IP核提供商的支持下,我們正在開發(fā)一個有望讓整個行業(yè)受益的穩(wěn)定、創(chuàng)新型CXL生態(tài)系統(tǒng)?!?/p>

新思科技Designware CXL控制器可幫助設計師實現(xiàn)1GHz的時序收斂,并提供一個強大的512位架構(gòu),支持X16鏈路以獲得最大的CXL帶寬。此外,CXL控制器還提供可靠性、可用性和可維護性(RAS)功能,有助于維護數(shù)據(jù)可靠性,同時可成功調(diào)試和解決鏈接問題。32 GT/s PHY允許具有挑戰(zhàn)性的長距離應用在功率、電壓和溫度(PVT)變化范圍內(nèi)出現(xiàn)超過36分貝(dB)的信道損耗。符合CXL標準的VC驗證IP核使用內(nèi)置序列、檢查,以及所有鏈路配置(最多16個信道和32 GT/s數(shù)據(jù)速率)的覆蓋,來驗證i/o、內(nèi)存訪問和一致性協(xié)議功能。符合CXL標準的SystemVerilog測試套件可加快驗證收斂,并作為源代碼提供。   

新思科技解決方案事業(yè)部營銷副總裁John Koeter表示:“作為接口IP核領域的領導者,新思科技一直站在為新一代互連(如CXL)開發(fā)IP核解決方案的前沿,以幫助設計人員將必要的功能整合進他們的芯片中。利用在PCI Express 5.0方面的專業(yè)知識,我們將完整的DesignWare CXL IP核解決方案推向市場,使設計人員能夠滿足其芯片的內(nèi)存一致性和快速數(shù)據(jù)連接要求,同時降低相關風險?!?

上市和資源

新思科技符合CXL標準的PHY IP目前可用于16納米、10納米和7納米FINFET工藝。CXL控制器和符合CXL標準的VC驗證IP核現(xiàn)已推出。

詳情請訪問DesignWare CXL IP核和驗證IP核網(wǎng)頁。

新思科技DesignWare IP核簡介

新思科技是面向芯片設計提供高質(zhì)量硅驗證IP核解決方案的領先供應商。新思科技廣泛的DesignWare IP核組合包括邏輯庫、嵌入式存儲器、嵌入式測試、模擬IP核、有線和無線接口IP核、安全IP核、嵌入式處理器和子系統(tǒng)。為了加速原型設計、軟件開發(fā)以及將IP核整合進芯片,新思科技IP核 Accelerated計劃提供IP核原型設計套件、IP核軟件開發(fā)套件和IP核子系統(tǒng)。新思科技對IP核質(zhì)量的廣泛投資、全面的技術(shù)支持以及強大的IP核開發(fā)方法使設計人員能夠降低整合風險,并加快上市時間。垂詢新思科技DesignWare IP核詳情,請訪問https://www.synopsys.com/designware

新思科技簡介

新思科技(Synopsys, Inc.,納斯達克股票代碼:SNPS)是眾多創(chuàng)新型公司的Silicon to Software?(“芯片到軟件”)合作伙伴,這些公司致力于開發(fā)我們?nèi)粘K蕾嚨碾娮赢a(chǎn)品和軟件應用。作為全球第15大軟件公司,新思科技長期以來一直是電子設計自動化(EDA)和半導體IP核領域的全球領導者,并且在軟件安全和質(zhì)量解決方案方面也發(fā)揮著越來越大的領導作用。無論您是創(chuàng)建高級半導體的片上系統(tǒng)(SoC)設計人員,還是編寫需要最高安全性和質(zhì)量的應用程序的軟件開發(fā)人員,新思科技都能夠提供您所需要的解決方案,幫助您推出創(chuàng)新性的、高質(zhì)量的、安全的產(chǎn)品。有關更多信息,請訪問www.synopsys.com。

編輯聯(lián)系人:

Camille Xu
新思科技
電郵:wexu@synopsys.com

Norma Sengstock
新思科技
電郵:norma@synopsys.com 

消息來源:Synopsys, Inc.
相關股票:
NASDAQ:SNPS
China-PRNewsire-300-300.png
相關鏈接:
全球TMT
微信公眾號“全球TMT”發(fā)布全球互聯(lián)網(wǎng)、科技、媒體、通訊企業(yè)的經(jīng)營動態(tài)、財報信息、企業(yè)并購消息。掃描二維碼,立即訂閱!
collection