IC Compiler II全新升級(jí) 實(shí)現(xiàn)吞吐量2倍增速并降低10%總功耗

加州山景城2019年8月6日 /美通社/ --

重點(diǎn)：

• 最新版IC Compiler II通過(guò)新一代分布式并行、智能場(chǎng)景管理、高效基礎(chǔ)設(shè)施擴(kuò)展和固有核心引擎算法，提供快2倍的吞吐量
• 創(chuàng)新型功耗降低技術(shù)，包括預(yù)測(cè)總功耗優(yōu)化、電壓降驅(qū)動(dòng)優(yōu)化和動(dòng)態(tài)電壓驅(qū)動(dòng)的時(shí)鐘調(diào)度，使總功耗降低10%
• 新一代基于Arc的統(tǒng)一CCD優(yōu)化、增強(qiáng)的寄存器流水線、拓?fù)浠ミB規(guī)劃和物理感知邏輯再綜合可帶來(lái)5%的面積和時(shí)序改進(jìn)

新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）近日發(fā)布最新旗艦版IC Compiler^? II布局布線系統(tǒng)，包括數(shù)項(xiàng)新的創(chuàng)新技術(shù)，為汽車、云計(jì)算、人工智能、網(wǎng)絡(luò)和無(wú)線應(yīng)用等廣泛垂直市場(chǎng)的新一波前沿設(shè)計(jì)帶來(lái)卓越的結(jié)果質(zhì)量(QoR)和最短的得出結(jié)果時(shí)間(TTR)。IC Compiler II可將總功耗降低10%、面積減少5%、時(shí)序改進(jìn)5%、運(yùn)行速度提高2倍。基于這些顯著的技術(shù)優(yōu)勢(shì)，Realtek在新一代通信網(wǎng)絡(luò)設(shè)計(jì)中部署了最新的IC Compiler II技術(shù)，以滿足嚴(yán)苛的功耗、性能和面積(PPA)預(yù)算，同時(shí)減少獲得設(shè)計(jì)結(jié)果的用時(shí)。

Realtek副總裁兼發(fā)言人Yee-Wei Huang表示：“設(shè)計(jì)復(fù)雜的網(wǎng)絡(luò)通信器件，并在不影響設(shè)計(jì)時(shí)間表的情況下實(shí)現(xiàn)最高的結(jié)果質(zhì)量，對(duì)于我們的目標(biāo)市場(chǎng)至關(guān)重要。因此，我們與新思科技密切合作，部署最新的IC Compiler II技術(shù)，并實(shí)現(xiàn)了高達(dá)2倍的運(yùn)行速度提升。我們對(duì)于高效實(shí)現(xiàn)積極的結(jié)果質(zhì)量并滿足上市時(shí)間目標(biāo)非常有信心?！?/p>

IC Compiler II可實(shí)現(xiàn)卓越結(jié)果質(zhì)量的關(guān)鍵新技術(shù)包括：

• 公共物理優(yōu)化基礎(chǔ)設(shè)施
• 新的基于Arc的統(tǒng)一時(shí)鐘數(shù)據(jù)同步優(yōu)化技術(shù)(CCD)
• 物理感知邏輯再綜合和動(dòng)態(tài)壓降驅(qū)動(dòng)型功耗成形
• IC Compiler II內(nèi)的RedHawk^? Analysis Fusion 電壓降驅(qū)動(dòng)的優(yōu)化
• 窮舉路徑分析(PBA)和signoff準(zhǔn)確度帶來(lái)了無(wú)可匹敵的設(shè)計(jì)收斂

包括固有核心引擎算法加速、智能場(chǎng)景管理、高效硬件擴(kuò)展和流并發(fā)的多種新的加速改進(jìn)，可帶來(lái)快2倍的設(shè)計(jì)吞吐量。

新思科技芯片設(shè)計(jì)事業(yè)部總經(jīng)理Sassine Ghazi表示：“IC Compiler II布局布線解決方案是新一代復(fù)雜設(shè)計(jì)的首選工具，對(duì)推動(dòng)功耗、性能和面積邊界至關(guān)重要。Realtek等用戶處于創(chuàng)新前沿，采用最新版IC Compiler II真實(shí)見(jiàn)證了新思科技的布局布線解決方案在設(shè)計(jì)實(shí)現(xiàn)結(jié)果質(zhì)量方面引領(lǐng)業(yè)界的地位，并可以幫助他們提供差異化產(chǎn)品?！?/p>