新思科技（Synopsys, Inc.）近日宣布與臺積公司合作，基于臺積公司N4P制程技術(shù)開發(fā)廣泛的Synopsys DesignWare®接口和基礎IP核組合，以促進芯片創(chuàng)新，助力開發(fā)者快速地成功設計出復雜的高性能計算（HPC） 和移動SoC?；谶@一合作，開發(fā)者可基于臺積公司的先進制程技術(shù)使用高質(zhì)量IP核以實現(xiàn)設計和項目進度的嚴苛要求，并在性能、功耗、面積、帶寬和延遲等方面進行優(yōu)化。
新思科技廣泛的DesignWare IP核組合包括邏輯庫、嵌入式存儲器、IO、PVT監(jiān)視器、嵌入式測試、模擬IP、接口IP、安全IP、嵌入式處理器和子系統(tǒng)。為了加速原型設計、軟件開發(fā)以及將IP核整合進芯片，新思科技“IP Accelerated”計劃提供IP核原型設計套件、IP核軟件開發(fā)套件和IP核子系統(tǒng)。我們在IP核質(zhì)量和全面技術(shù)支持方面進行了大量投資，以協(xié)助開發(fā)者降低集成風險，縮短產(chǎn)品上市時間。臺積公司N4P制程技術(shù)上的DesignWare接口和基礎IP核計劃于2022年第一度開始上市。（美通社,2021年11月19日加利福尼亞州山景城）
