新思科技（Synopsys，納斯達(dá)克股票代碼：SNPS）近日宣布，其3DIC Compiler解決方案協(xié)助三星在一次封裝中完成具有8個(gè)高帶寬存儲(chǔ)器（HBM）的復(fù)雜5納米SoC的設(shè)計(jì)、實(shí)現(xiàn)和流片。借助3DIC Compiler平臺(tái)，三星基于硅中介層技術(shù)的多裸晶芯片集成（MDI?）能夠擴(kuò)展用于高性能計(jì)算（HPC）的全新SoC設(shè)計(jì)的復(fù)雜性和容量。與3DIC Compiler的合作可提高三星的設(shè)計(jì)效率，將完成設(shè)計(jì)所需時(shí)間從數(shù)月縮短至數(shù)小時(shí)。
為應(yīng)對(duì)HPC等加速發(fā)展市場(chǎng)中的關(guān)鍵設(shè)計(jì)挑戰(zhàn)，先進(jìn)封裝變得越來(lái)越重要。HPC正在推動(dòng)越來(lái)越多的HBM集成到封裝中，以實(shí)現(xiàn)更高的帶寬和更快的訪問(wèn)。每個(gè)HBM堆棧的集成都需要成千上萬(wàn)的額外die-to-die互連，這增加了封裝中多裸晶SoC的設(shè)計(jì)復(fù)雜性，并且從早期探索到設(shè)計(jì)簽核都需要進(jìn)行大量的分析。
新思科技的3DIC Compiler建基于統(tǒng)一的平臺(tái)，可利用感知信號(hào)完整性的自動(dòng)布線和屏蔽功能來(lái)提高協(xié)同設(shè)計(jì)效率。3DIC Compiler為設(shè)計(jì)自動(dòng)化提供了一套全面的功能，包括凸塊放置、高密度布線和屏蔽。為了確保設(shè)計(jì)的穩(wěn)定性，3DIC Compiler還使用三星的硅中介層技術(shù)，提供Ansys® RedHawk?系列芯片封裝協(xié)同仿真工具的in-design支持，以全面分析信號(hào)和電源完整性、以及封裝中大量HBM堆棧的熱學(xué)可靠性。
（美通社,2020年11月18日加利福尼亞州山景城）
